ザイリンクス、56G PAM4 トランシーバー テクノロジを 16nm Virtex UltraScale+ FPGA に統合

[ザイリンクス株式会社]
[画像1: https://prtimes.jp/i/5196/183/resize/d5196-183-920536-1.jpg ]
ザイリンクス社 (本社 : 米国カリ

リンク元